![]() | |
Розробка | Університет Каліфорнії (Берклі) |
---|---|
Розрядність | 32, 64 або 128 біт |
Поява | 2010 |
Версія | 2.2 |
Тип архітектури | RISC |
Інструкції | змінної довжини |
Реалізація переходів | Compare-and-branch |
Розширення | M, A, F, D, Q, C, P |
Відкритий дизайн | так |
Регістри | |
Загального призначення | 16, 32 (включно з одним регістром, що завжди повертає нуль при читанні) |
Рухома кома | 32 (опційно) |
RISC-V (вимовляється "risk-five") — відкрита архітектура інструкцій центрального процесора, що базується на принципах RISC. Проект розпочався у 2010 році в Університеті Каліфорнії (Берклі), до роботи долучилися також багато ентузіастів поза межами університету.[1]
Станом на червень 2020 року, архітектура команд для програм користувача має версію 2.2, а привілейована частина (для використання ядром операційної системи) — версію 1.11.[2]
© MMXXIII Rich X Search. We shall prevail. All rights reserved. Rich X Search