RISC

RISC (engl. Reduced Instruction Set Computer) on tietokoneiden suoritinarkkitehtuurien suunnittelufilosofia, jossa konekieliset käskyt on pyritty pitämään yksinkertaisina ja nopeasti vakioajassa suoritettavina. Aiemmin suosittu lähestymistapa oli CISC, jossa pyritään tekemään käskykannasta mahdollisimman laaja ja monipuolinen ja sitä kautta tehokas.

RISC:stä tuli vallitseva suoritinarkkitehtuurien suunnittelufilosofia 1980-luvun puolivälistä alkaen. Valtaosa tämän jälkeen kehitetyistä uusista arkkitehtuureista on RISC-tyyppisiä, esimerkkeinä Alpha, ARM, MIPS, PA-RISC, PowerPC ja Power-arkkitehtuuri, SPARC sekä RISC-V. Nykyisin käskykanta ei ole vahvasti sidoksissa suorittimen sisäiseen toimintaan vaan suorittimet voivat pilkkoa monimutkaiset käskyt mikro-operaatioihin. Myös monet RISC-tyyppisenä pidetyt suorittimet sisältävät CISC-ajattelun kaltaisia monimutkaisia käskyjä.

RISC- ja CISC-arkkitehtuurien erot ovat hämärtyneet moderneissa suorittimissa.^[1] Moderneissa CISC-suorittimissa käskyt pilkotaan RISC-tyylisiin mikro-operaatioihin suuremman suorituskyvyn ja hyötysuhteen vuoksi.^[2] Laajasti käytetty ARM-arkkitehtuuri perustuu RISC-ajatteluun.^[3]

RISC ja CISC arkkitehtuurien lisäksi on VLIW-lähestymistapa.

1. ↑ Isen, Ciji & John, Lizy & John, Eugene.: A Tale of Two Processors: Revisiting the RISC-CISC Debate. researchgate.net. 2009. doi:10.1007/978-3-540-93799-9_4.
2. ↑ Security Analysis of x86 Processor Microcode dcddcc.com. 11.12.2014. Viitattu 26.9.2020. (englanniksi) 
3. ↑ Viittausvirhe: Virheellinen <ref>-elementti;viitettä ibm100 ei löytynyt